Best Available Copy

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 276099

@Int_Cl_4		識別記号	庁内整理番号	-	❸公開	昭和63年(198	8)11月14日
G 09 G G 02 F	3/36 1/133 3/78	3 3 3	8621-5C 8708-2H 8626-5 I					·
H 03 K H 04 N	5/156 5/66	. 1 0 2	M-6959-5J B-7245-5C	審査請求	未請求	発明の数	1	(全26頁)

69発明の名称

波形生成装置

創特 願 昭62-111468

昭

29出 願 昭62(1987)5月7日

砂発 明 者 太 \blacksquare 守 雄

東京都東大和市桜が丘2丁目229番地 カシオ電子工業株

式会社内

冗発 明者 井 上 東京都東大和市桜が丘2丁目229番地 カシオ電子工業株

カシオ電子工業株式会 ②出

東京都東大和市桜が丘2丁目229番地

社

カシオ計算機株式会社 ①出 願 人

東京都新宿区西新宿2丁目6番1号

の復代理人 弁理士 阪本 紀康 外1名

1. 発明の名称

波形生成装置

- 2. 特許請求の範囲
- 1) アドレス発生手段と、

波形を指定するコードデータと、該コードデー タの展開ステップ数を指定するステップデータを 1フレームのデータとして複数フレームのデータ を記憶し前記アドレス発生手段の発生したアドレ スに応じて前記1フレームのデータを出力する第 1の記位手段と、

前記コードデークと生成すべき波形の基本周波 数信号とから作成されるアドレスまたは前記アド レス発生手段の発生するアドレスの一方を選択し て出力する選択手段と、

該選択手段の出力が入力され波形データを出力 する書き換え可能な第2の記憶手段と、

前記第1の記憶手段から出力される前記ステッ プデータを基に1フレームの期間を計測し計測値 に応じて前記アドレス発生手段に次の1フレーム

のデータの出力を指示する計測手段とを具備する ことを特徴とする波形生成装置。

- 2) 前配第2の記憶手段は、RAMであること を特徴とする前記特許構求の範囲第1項記載の波 形生成装置。
- 3) 前記第2の記憶手段は、EEPROMである ことを特徴とする前配特許請求の範囲第1項記載 の波形生成装置。
- 3. 発明の詳細な説明。

〔発明の技術分野〕

本発明は、周期的な複数の信号を生成する波形 生成装置に関する。

〔従来技術及びその問題点〕

従来、例えば液晶プリンタ等においては、液晶 光シャッタ(以後LCSと配す)に設けられた多 数のマイクロシャッタの開閉により画像データの 光霄込みを行い静電潜像の形成を行っている。

そして、光甞込みを高速に行うために低周波数 f 、と高周波数 f n の 2 周波駆動により液晶光シ ャッタを制御している。さらに、駆動素子、配額

数、実装面積を減少して小型化を図るために時分 割駆動を行っている。

第17図は、そのような液晶光シャックを時分割により2周波駆動するための駆動信号及びタイミング信号を生成するための液晶プリンク内のして、緊動信号生成回路を示すブロック図である。 さらに第18図回は上記してS駆動信号生成回路の断作を示すタイミングチャート、第18図回はROM2(後述)内に格納されているデータDSTATUSの内容を示す図である。以上のような第17図、第18図回、向を参照しなから従来のして、駆動信号生成回路の構成及び動作を説明する。

 A o ~ A a c に出力する。プロックアドレス信号 B L A D R は、第18図 (a) に示すように 0 ~ n - 1 の値を持ち、 0 ~ n - 1 の順にクロック信号のでき上がりエッジでサイクリックに周期では、第18図 (b) に示すようにアドレス 0 ~ n - 1 に データ D S T A T U S が格納されている。 R O M 4 0 2 の 過子 C E (Chip Enable) と 過子 O E (Output Enable) は共にアースされておるのでスティブ (L レベル)となっているので、ス アドレス入力過子 A o ~ A m - 1 に ブロックアドレス入力過子 A o ~ A m - 1 に ブロックアドレス入力過子 A o ~ A m - 1 に ブロックアドレス入力過子 A o ~ A m - 1 に ブロックアドレストナムカ のデータ D S T A T U S が ラッチ 4 0 3 の データ 入力 過子 D o ~ D 、に 出力され

また、ROM 4 0 2 には入力竭子Am、Amiが 設けられており、入力竭子Am、Amiにページ選 択信号を入力することによって 4 種類のページを 選択することができる。従って、ページ毎にデー

夕DSTATUSの内容を変えて記憶しておくことによって、4 種類(LCS駆動信号COM1、COM2、PT1、PT2、タイミング信号DSEL、CK2、TWSX)の組を生成することができる。

ラッチ 4 0 3 の 協子 C K には、クロック信号 が入力しており、クロック信号 がの立ち上がり、クロック信号 がの立ち上がり、クロック信号 ののに R O M の立ち上がり、クロッからのクッからのクリーをでは、からのクリーをでは、、ロ M 1 、 C O M 2、 C O M 1、 C O M 2 C O M 2 C O M 2 C O M 2 C O M 3 C

(ROM402のアドレス)までカウントした後に、ROM402からラッチ403に出力されるデータDST(n-1)のビット7の値 1 によってリセットされる(第18図(4)参照)。ラッチ403から出力されるしてS駆動信号COM1、COM2、PT1、PT2は図示していない記録制御部に出力され、記録制御部を介してしてSの時分割による2周波駆動の制御に使用される。

 品材料の変更、改良に伴うLCS駆動波形の仕様 変更に迅速に対処することが難しく、また、最適 なしCS駆動波形を生成できないという問題があ った。

(発明の目的)

本発明は、上記従来の問題点に鑑み、外部から データを書き換えることにより、多様な駆動波形 を得ることができると共に、仕様に応じた最適な 駆動波形を外部制御により簡単に生成することが できる波形生成装置を提供することを目的とする。 (発明の要点)

上記目的は本発明によれば、アドレス発生手段 と、波形を指定するコードデータと、該コードデ - 夕の展開ステップ数を指定するステップデータ を1フレームのデータとして複数フレームのデー タを記憶し前記アドレス発生手段の発生したアド レスに応じて前記1フレームのデータを出力する 第1の記憶手段と、前記コードデータと生成すべ き波形の基本間波数信号とから作成されるアドレ スまたは前記アドレス発生手段の発生するアドレ スの一方を選択して出力する選択手段と、該選択 手段の出力が入力され波形データを出力する書き 換え可能な第2の記憶手段と、前記第1の記憶手 段から出力される前記ステップデータを基に1フ レームの期間を計測し計測値に応じて前記アドレ ス発生手段に次の1フレームのデータの出力を指 示する計測手段とを具備することを特徴とする波 形生成装置を提供することにより達成される。

旆

以下、本発明の実施例について図面を参照しな がら説明する。

第1図(a), (b), (c)は、本発明の一実施例である LCS駆動信号生成回路の回路構成を示すブロッ ク図である。同図(のにおいて、メモリ1、メモリ 2は4ピット×32ワード構成のスタティックR A M であり、メモリ l にはマクロコードMAC (x) 及びそのマクロコードMAC (x) の展開 ステップ数ST(x)H、ST(x)しが、メモ リ2にはしCS駆動波形生成用のデータDSTA TUSが格納されている。

ここで、メモリ1に格納されるマクロコード M A C (x) 、展開ステップ数 S T (x) H、 S T (x) Lの構成を第4図(a)に示す。同図(a)に示す ように、メモリ1にはブロックアドレス(BLA DR) 順にST (0) L、ST (0) H、MAC (0) . MAC (1) . ST (2) L ST (14) L、ST (14) H、MAC (14) 、 最上位ピットである。また、データ入力端子WD MAC(15)が格納されており、同図印に示す アドレス (BLADR) = 2 x ~ 2 x + 3 に格納 されるST(x) L、ST(x) H、MAC(x)、 メモリ 1 ヘマクロコードMAC(x)、MAC MAC(x+1)で1フレームを構成している (但し、xは0、2、・・・・12、14の偶数)。 C (x+1)の展開ステップ数ST (x) L、S ここで、ST(x)L、ST(x)Hはそれぞれ 展開ステップ数の下位 4 ピット、上位 4 ピットで あり、展開ステップ数は8ピットデータである。 尚、以後展開ステップ数(ST(x)L、ST (x) H) をST (x) と衷わす。従って、O≤ S T (x) ≤ 255 となり、展開ステップ数 S T (x) は論理上 O ステップから 255 ステップまで を指定することができる。第4図にに、展開ステ

ップ数ST (x) L、ST (x) H、MAC (x)、 MAC (x+1) の具体的なデータ例を示す。

メモリ1の接続構成について説明すると、まず、 アドレス信号入力嫡子Ao~Aょには、それぞれ アップカウンタ3のQa~Qa出力(BLADR) が入力する。なお、QAが最下位ピット、Qaが 0~WD3は入力データパスiDB0-3と接続 されており、入力データバスiDB0-3を介し (x+1) 及びマクロコードMAC(x)、MA T(x) Hの書き込みが行われる。また、メモリ 1から読み出されたマクロコードM A C (x)、 MAC (x+1) 及びその展開ステップ数ST (x) L、ST (x) Hはデータ出力嫡子RD 0 ~ R D 3 からそれぞれラッチ 4 - 1 、 4 - 2 、 4 - 3、4-4へ出力されると共に、データセレク タ5へ出力される。さらに、データセレクタ邸6 から出力される書込信号MIWRによりマクロコ

ードMAC (x)、MAC (x + 1) 及びその服 関ステップ数 S T (x) L、S T (x) Hの読み 出し/書き込みが行われる。

次にアップカウンタ3は、0~31をカウント するアップカウンタであり、データセレクタ部6 から端子CK、Rにそれぞれパルス信号BLCL K、リセット信号RBLADRが入力されており、 パルス信号BLCLKの立ち上がりによりカウン トを行い、リセット信号RBLADR(Hレベル) により初期値 (0) にリセットされる。また、ア ップカウンタ3は、カウント値BLADRをブロ ックアドレス信号としてメモリ1へ出力しており カウント値BLADRが"3"、"31"のとき に信号BLAD (3)、BLAD (31)をHレ ベルにしてそれぞれ同図的に示すナンドゲート7、 アンドゲート 8 に加える。さらに、アップカウン タ3のカウント値BLADRの下位2ピットの信 号がそれぞれ端子Q▲、Q』からデコーダ9に出 力される。

デコーダ 9 は嫡子 G の値が" 1 " (H レベル)

の時に端子A、Bに入力する値に応じてQ0~ Q3のいずれかの嫡子をしレベルにするデコーダ である。デコーダgの嫡子A、Bには前述したよ うにアップカウンタ3のカウント値BLADRの 下位2ピットが入力しているので、デコーダ9は B L A D R が * 2 x + 0 * の時に 端子 Q 0 の 出力 を、"2×+1"の時に端子Q1の出力を、"2 x + 2 * の時に端子Q2の出力を、 * 2 x + 3 * の時に端子Q3の出力をそれぞれしレベルとする (但し、xは0~14の偶数)。 端子Q2の出力 (MACLL)、端子Q3の出力(MACHL)、 嫡子QQの出力 (STLL) 、嫡子Q1の出力 (STHL) は、それぞれラッチ4-1、4-2、 4-3、4-4の嫡子CKに加わる。ラッチ4-1、4-2、4-3、4-4はいずれも端子CK の立ち上がり (Lレベル→Hレベル) で 4 ピット の入力データDをラッチする。 ラッチ 4 - 3 、 4 - 4の出力は、データセレクタ部6の出力するセ レクト信号ISPLがしレベルになるかまたはダ ウンカウンタ10のカウント値が"0 * になった

時にクロック信号 02 の立ち上がりでグウンカウ ンタ10にセットされる。ダウンカウンタ10は 8ピット入力(嫡子a~h)のダウンカウンタで あり、最大 2 ⁸ ~ 128 回のカウントを行う。そし て、カウント値が" 4 " になった時に端子ST (4) の出力をHレベルにし同図(b)に示すアンド ゲート8に加え、カウント値が"1"になった時 に端子ST (01) の出力をHレベルにしてアン ドゲート11に加える。さらに、カウント値が * 0 * の時にキャリー信号STCYをHレベルと し、ナンドゲート7、フリップフロップ12の適 子Kに加える。また、データセレクタ13は後述 するISELがHレベルの時にフリップフロップ 14の出力するセレクト信号SELMACにより ラッチ4-1の出力及びクロック信号φ 1、また はラッチ4-2の出力及びクロック信号φコのい ずれかを選択しデータアドレス信号DADRとし てメモリ2に出力する。データセレクタ13の団 路構成を第2四回に示す。同図回に示す回路図に おいて、入力竭子Ao~Aョにラッチ4-1の出

力するマクロコードMAC (x) が入力端子B o ~B:に、ラッチ4-2の出力するマクロコード MAC(x+1)が、入力過子Ca~Cょにアッ プカウンタ3の出力するプロックアドレス信号B LADRが、入力端子Dに入力するクロック信号 **♦** ₃ が、外部端子Gにデータセレクタ部6の出力 する内部セレクト信号ISELが、セレクト嫡子 Sにフリップフロップ14の出力するマクロデー タセレクト信号SELMACが入力している。デ ータセレクタ13の動作を第2図(6)により説明す ると、蝎子S(SELMAC) = *0 * (Lレベ ル) かつ嫡子G (ISEL) = "1" (Hレベル) の時、出力端子Yo~Yoから(Ao~Ao入力 (ラッチ4-1の出力するマクロコードMAC (x))、D入力 (クロック信号φ a)) が、協 子S (SELMAC) = "1" (Hレベル) かつ 竭子G (1 S E L) = "1" (Hレベル) の時、 出力端子Yョ~Y』から(B。~Bョ入力(ラッ チ4-2の出力するマクロコードMAC (x+1))、 D入力 (クロック信号φ a)) が、端子G (IS

特開昭63-276099 (5)

EL)=・0・の時、出力婦子Y。~Y、から (C。~C、入力(アップカウンク3の出力する ブロックアドレス信号BLADR))がアドレス 信号DADRとしてメモリ2のアドレス信号入力 婚子A。~A、へ出力される。

次に、メモリ2はデータセレクターをから入力 する書込信号MOWRにより、データの指定 により、データの指定の指令によるのがによるのがによるでは、ADDのでは、ADDのでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDののののでは、ADDののののでは、ADDのののでは、ADDのののでは、ADDののののでは、ADDののののでは、ADDののののでは、ADDののののでは、ADDののののでは、ADDののののでは、ADDののののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDのののでは、ADDののでは、ADDののでは、ADDののでは、ADDののでは、ADDのでは、ADDののでは、ADDのでは、 に示すように、デークセレクタ15,16は嫡子 GがLレベルの時は、Ya.Yュ出力がHレベル に固定される。また嫡子GがHレベルでかつセレ クタ端子Sがレレベルである時A』、A:入力が、 HレベルであればBo、Bo入力が選択され、そ れぞれYa,Y:出力となる。本実施例において は、データセレクタ15のセレクト娘子Sに外部 からの制御信号PTSEしが、データセレクタ 16のセレクト端子Sにフリップフロップ17の Q出力(DSELQ)が入力している。また、メ モリ2の端子RD。とデータセレクタ15の端子 A o . B · が、メモリ 2 の遠子 R D · とデータセ レクタ15の嫡子A」、Bョが、メモリ2の嫡子 RD2とデーダセレクタ16の嫡子Ao, Biが、 メモリ2の娘子RDコとデータセレクタ16のぬ 子Aı, B。がそれぞれ接続されており、データ セレクタ15のYo、Yi出力がそれぞれラッチ 18の端子D1, D2にデータセレクタ16の Yo, Y 1 出力がそれぞれラッチ18の婚子D 1. D·に入力している。従って、データセレクタ

15はPTSELの制御によりメモリ2のRDo.RDi出力とラッチ18の入力端子Di.Dzとの接続の切り換えを行う。また、後述するようにDSELQが開期Twの前半でLレベル、周期Twの後半でHレベルとなるので周期Twの前半にはメモリ2のRDz.RDi出力がラッチ18のDz.RDi.RDz出力がラッチ18のDz.RDi.RDz出力がラッチ18のDz.RDz出力がラッチ18のDz.RDz出力がラッチ18のDz.RDz

ラッチ 1 8 には、前述したデータセレクタ 1 5 . 1 6 の Y 。 Y · 出力の他に、フリップフロップ 1 7 の出力(D S E L Q)、フリップフロップ 1 2 の出力(T W S X Q)が、それぞれ端子 D 。 ~ D · に入力している。ラッチ 1 8 は、嫡子 C K に外部 から入力するクロック信号 ø · の立ち上がりに同 別して嫡子 D · ~ D · からデータを入力する。

ラッチ18のQ1~Q1出力はバッファ部20を介しLCS駆動信号PT1、PT2、COM1、COM2、及びタイミング信号DSEL、CK2.

HTWSXとして後述する記録制御部200に出力され、Q、出力の反転であるQ、出力はタイミング信号LTWSXとして後述するビデオインターフェイス部40に出力される。

更に、ダウンカウンタ10の出力するキャリー 信号STCYは同図(b)に示すインパータ21、ナ ンドゲート1、フリップフロップ12の嫡子Kに 入力している。インバータ21の出力は、エネー ブル付トグルフリップフロップであるフリップフ ロップ14の端子Bに入力しており、フリップフ ロップ14は、キャリー信号STCYがHレベル すなわちインパータ21の出力がLレベルの時に、 エネーブルとなり、嫡子CKに入力する外部クロ ック信号 φ 2 の立ち上がり毎にフリップフロップ L 4 のQ出力 (SELMAC) は反転する。SE LMAC、STCY、BLAD (3) の入力する ナンドゲート7の出力は、エネーブル付トグルフ リップフロップであるフリップフロップ17の嫡 子Eに入力しており、フリップフロップ17のQ 出力 (DSELQ) は、SELMAC、STCY、 B L A D (3) が全て H レベルである時に過子 C K に入力する外部クロック信号 ø 2 の立ち上がりにより反転する。

また、フリップフロップ14、17のリセット 娘子Rにはデータセレクタ部6の出力するセレク ト信号 [SELが入力しており、 [SELがHレ ベルとなることにより(外部制御状態)、SEL MAC、DSELQはLレベルとなる。

また、ダウンカウンタ10の出力するST01、フリップフロップ14のQ出力(SELMAC)及び外部クロック信号 ø i はアンドゲート11に入力しており、ST01及びSELMACがHレベルの間、クロック信号 ø i がアンドゲート11を通過してパルス信号 i BLCLKとなりデータセレクタ部6に入力する。また、フリップフロップ14のQ出力(SBLMAC)、フリップカウンク3の出力するBLAD(31)、ダウンカウンタ10の出力するST4はアンドゲート8に入力しており、アンドゲート8の出力(TSXQ)は

周期T w の後半(T w / 2)においてSELMA
C及びDSELQがHレベルでかつBLAD
(31)がHレベルである時にST4がHレベル
になるとHレベルとなってフリップフロップ12は、J
- K型のフリップフロップフロップ12はは
ウンカウンタ10の出力するキャリー信号STC
Yが入力している。フリップフロップ12のQ出力
(ITWSX)はラッチ18の嫡子D。に入力
しておりQ出力はナンドゲート19に入力する。
ナンドゲート19にはデータセレクタが出力
するISELが入力しており、ISELがHレベルの時に(内部制御状態)フリップフロップ12
のQ出力がナンドゲート19を通過して、TWS
スQとなってラッチ18の嫡子D。に入力する。

データセレクタ部 6 は、外部から入力するセレクト信号 i SELを反転して i SELをフリップフロップ 1 4、17のリセット 過子Rに出力するインパータ 6 a の出力する i SELを反転して i SELをダウンカウンタ 10、

ナンドゲート19に出力するインパータ6b、ア ンドゲート11の出力するパルス信号1BLCL Kかつインパータ6bの出力するISELがHレ ベル時に、外部クロック信号φοを通過させナン ドゲート21に出力するナンドゲート6c、イン バータ 6 a の出力する I S B L かつ外部セレクト 信号MEMSELがHレベルの時に、外部から入 カする客込信号 X M W R を通過させ M 1 W R とし てナンドゲート21及びメモリ1の端子WEに出 力するナンドゲート6d、インパータ6aの出力 するISELがHレベルのときに外部から入力す るリセット信号XRBLADを通過させアップカ ウンタ3のリセット端子Rにリセット信号RBL ADRとして出力するアンドゲート6e、インバ - 夕 6 b の出力する I S E L が H レベルの時にア ンドゲート11の出力するパルス信号iBLCL Kを通過させるアンドゲート61、インパータ 6 aの出力するISEしがHレベルの時に外部か ら入力するパルス信号XBLCLKを通過させる アンドゲート6g、アンドゲート61の出力する iBLCLK、アンドゲート6gの出力するXBLCLKを入力してどちらか一方をアップカウンタ3のクロック端子CKに出力するオアゲート6h、及び外部セレクト信号MEMSELを入力し反転するインバータ6i、更にインバータ6iの出力かつISEL(インバータ6aの出力)がHの時に、客込制御信号XMWRを反転して通過させ書込制御信号MOWRとしてメモリ2の端子WEに加えるナンドゲート6」とから成っている。

更に、データセレクタ5は外部セレクト信号MBMSELによりメモリ1の出力データ協子RD。~RD、から読み出されたデータまたはメモリ2の出力データ嫡子RD。~RD、から読み出されたデータを選択して出力データバスODB0-3上に出力するセレクタである。

次に、ビデオインターフェイス部 4 0 の構成を 第 1 図(c)を参照しながら説明する。ビデオインタ ーフェイス部 4 0 は、外部からビデオデータH L T X D を同じく外部から入力するクロック H L T X C K に同期してラッチし、バッファリングを行 って記録制御部200(後述)に出力すると共に、 クロックHLTXCKを分周して2つのクロッグ 信号CKIA、CKIBを生成し記録制御部 200に出力するインターフェイス回路である。 さらに詳しくその回路構成を説明するとピデオデ ータHLTXDはインパータ 4 0 a により反転さ せられた後、フリップフロップ40bのD入力と なる。また、外部から入力するクロック信号FIC TXCKはインパータ40cにより反転した後、 フリップフロップ40bのクロック端子CKに入 カし、前記ピデオデータHLTXDの反転信号H LTXDは、前記クロック信号HLTXCKの立 ち下がりによりラッチ40bにラッチされる。フ リップフロップ40bのQ出力はインバータ40 dに反転させられた後、バッファ 4 O e によりピ デオデータLXTDとして記録制御部200に出 力される。

一方、インバータ 4 0 c の出力するクロック信 号 H L T X C K の反転信号 H L T X C K はフリッ プフロップ 4 0 f の端子 T 及び インバータ 4 0 g にも入力する。フリップフロップ401とフリッ プフロップ40hはカスケード接続されており、 HLTXCKはフリップフロップ40f、40h により1/4に分周され、フリップフロップ 40hのQ出力はナンドゲート40i、フリップ フロップ 4 0 k の 端子 S に入力する。また、フリ ップフロップ40hのQ出力はナンドゲート 40 jに入力し、フリップフロップ 40 kのQ出 力はナンドゲート401、40月に入力している。 さらにナンドゲート401、401にはインバー タ40gを介してHITXCKが入力しており、 前記ラッチ18のQ1出力(LTWSX)がイン バータ40。を介しフリップフロップ401、 40h、40kのリセット協子Rに入力している。 ナンドゲート40i、40」の出力はそれぞれバ ッファ40 &、40mを介しクロック信号 CK1 A、CK1Bとして記録制御部200に入力する。 クロック信号CKIA、CKIBは、HしTX CKに同期して交互に2クロックパルスが発生す

るクロック信号である。

次に、以上のように構成されたLCS駆動信号 生成回路の動作説明を行う。

起動時においては、iSEL及びDRVENがL レベルにリセットされる。まず、データセレクタ 15、16の嫡子CにレレベルのDRVENが加 わることにより、データセレクタ15.16の Y。、Yı出力は全て、Hレベルに固定される。 このことにより、LCSの信号電極(不図示)に 加わるLCS駆動信号PT1、PT2、LCSの 共通電極(不図示)に加わるLCS駆動信号CO M1、COM2は同電位となり、LCSに不測の **電圧、特に直流電圧が印加されることが防止され** る。また、iSELがLレベルにリセットされる ことにより、外部制御モードが選択され、外部か ら入力するパルス個号XBしCしK、プロックア ドレス信号XBLAD、書込制御信号XMWR、 及びセレクト信号MBNSELが有効となる。ま た、データセレクタ部 6 を介し I S E L が H レベ ルとなることによりフリップフロップ14,17 のQ出力 (SELMAC. DSELQ) がしレベ ルとなり、外部クロック信号も」がアンドゲート 11を通過できず内部パルス信号iBLCLKの 発生が中止する。更に、ISBLがLレベルとな ってデータセレクタ13の嫡子Gに加わるので、 データセレクタ13はCェ~Cェ入力(アップカ ウンタ3から出力されるプロックアドレス信号B LADR)を選択し、メモリ2のアドレス信号入 力雄子A。~A。に出力する。また、SELMA C、DSELQがLレベルとなってアンドゲート 8に加わるので、アンドゲート8の出力TSXQ がLレベルに固定されフリップフロップ12の娘 子」に加わる。このため、フリップフロップ12 のQ出力(iTWSX)がLレベルに固定される ようになり、ラッチ18、バッファ郎20を介し 出力されるパルス信号CK2の発生は中止される。 このため、後述説明するように、記録制御部 200は、ビデオインターフェイス部40から入 力するビデオ信号の入力を中止する。ISELを Lレベルとして、リセット信号XRBLAD(H レベル)を入力することによりデータセレクタ部

特開昭63-276099(8)

6 を介し、ア (H レベル) が加えられ、ア で H レベル) が加えるが。00000 B。 (B は 2 進値を示す記録を ア プ お で は 6 に 以 外 部 6 に パ か 力 される。そして、 外 部 6 に パ か 口 か ら に 八 か 日 な ら に い か ら に い か ら に い か ら に い か ら に い か ら に い か ら に い か ら に い か ら に い か ら い か ロ っ か か ロ っ か か ロ っ か か ロ っ か か で ア マ ア カ ウ ン タ タ 3 の が で ア マ ア ア カ ウ ン タ タ 3 が で ア ド レ る。 ア ア は 日 る い と よ ら れ い と ま り 1 の ア ド レ る に い が デ ー タ し て い ア ド 日 る い と ス イ カ ロ マ ア ド レ ス 信 号 る い に メ モ リ 2 の ア ド レ ス 信 号 る い と が ア タ 1 3 を か ら で ア ス 信 号 B し A D R が 供給される。

初期設定時において、メモリ1、メモリ2のいずれかに最初にデータを書き込むかは限定されないが、メモリ2に最初にデータを書き込む方が望ましい。従って、外部からセレクト信号MEMS ELをしレベルとし、外部書込制御信号XMWR のパルス入力により、データセレクタ部 6 から書 込信号M 0 W R がメモリ 2 の嫡子 W E に加わるようにする。

以下、簡単にメモリ2へのマクロデークDDA TAの書込の方法を説明する(i SEL=DRV EN=MEMSEL=Lレベル)。

- ① 入力データバス! DB0-3を介し、メモリ 2のデータ入力過子WD。~WD」にマクロデー タDDATAを出力する。
- ② 外部書込制御信号 X M W R のパルス入力によりデータセレクタ部 6 を介し、書込信号 M O W R (しレベル)をメモリ 2 の帽子 W E に加える。このことにより、マクロデータ D D A T A がプロックアドレス信号 B L A D R の指定するアドレスに書き込まれる。
- ③ 外部からパルス信号×BLCLKを加えデータセレクタ部6を介しパルス信号BLCLKをアップカウンタ3のクロック端子CKに加える。そのことによりアップカウンタ3をカウントし、ブロックアドレス信号BLADRを進める。

以上、①~③の動作により、1プロックのマクロデータDDATAがメモリ2に書き込まれる。 そして、①~③の動作を繰り返し行って、全ブロックのマクロデータDDATAをメモリ2に書き込む。

尚、書き込み終了後データセレクタ5、出力データバスODBO-3を介して、書き込みを行ったマクロデータDDATAをメモリ2から読み出して、マクロデータDDATAの内容を確認する(ベリファイ)。

ベリファイの結果、全ブロックのマクロデータDDATAが正しいことが確認されたら、メモリセレクト信号MBMSBLをHレベルに切り換えメモリ1に展開ステップ数ST(x)L、ST(x)H、マクロコードMAC(x)、MAC(x+1)を上記①~②とほぼ同様の動作によりメモリ1に書き込む。メモリ1へのデータ動作においては、上記①の動作において、入力データバスIDB0-3に展開ステップ数ST(x)L、ST(x)H、マクロコードMAC(x)、

MAC(×+1)を順次出力する。そして、メモリ2への書き込みと同様メモリ1へ書き込んだデータを、データセレクタ5、出力データバスODB0-3を介し読み出し、書き込んだ展開ステップ数ST(x)し、ST(x)H、マクロコードMAC(x)、MAC(x+1)が全て正しいかどうか確認し、正しいことが確認されたら、iSBLをHレベルとし、内部制御に切り換える。尚、DRVENは、iSBLをHレベルとした後、少なくとも1周期(Tw)後にHレベルとする。

そのことにより、LCS駆動信号PT1、PT 2. COM1, COM2及びタイミング信号DS BL, CK2, HTWSXは正常に動作する。

次に本実施例の1周期(Tu)の動作を第5図 及び第6図のタイミングチャートを参照しながら 説明する。

メモリ1には、前述したように第4図向に示す ような32プロックのDSTATUSすなわち8 フレーム分のDSTATUSが格納されている。 この8フレーム分のDSTATUSを周期の前半

特開昭63-276099 (9)

(T w / 2) と後半 (T w / 2) で用いるので、 1周期 (T w) は16フレームとなる。第5図は、 周期 T w の後半の最終フレーム (第16フレーム) の後半からのタイミングチャートであり、第6図 は一周期 (T w) のタイミングチャートである。

第16フレームの後半において、ダウンカウンタ10のカウント値STCNTが "1"になると、ダウンカウンタ10からST01がHレベルとなってアンドゲート11に加わる。ST01は、カウント値STCNTが "1"及び "0"の間、Hレベルが維持される。この時、フリップフロップ 1 4 の Q 出力(SELMAC)はHレベルであり、クロック信号 φ ιがアンドゲート11を通過して、パルス信号 i B L C L K となってデータセレクタ 部 6 に入力する。

1 B L C L K がデータセレクタ部 6 に入力する と、第 5 図に示すようにデータセレクタ部 6 から アップカウンタ 3 の嫡子 C K に入力する B L C L K に 4 個のクロックパルスが発生し、アップカウ ンタ 3 から B L C L K の立ち上がり毎に B L A D R-0.1.2.3がメモリ3へ出力される。また、この時ISELはHレベルなのでデータセレクタ部6のナンドゲート6 cから、iBLCLKがHレベルの間クロック信号 ø。がナンドゲート6 c,21を介しデコーダ9の竭子Gに入力し、デコーダ9はクロック信号 ø。がHレベルの期間アクティブとなる。

アップカウンタ 3 から B L A D R (= 0) が メ L E U 1 は S T (0) に 出力されると、メモリ 1 は S T (0) 間 けっしん ステーク 信号 がったい クロック 信号 がったい クロック 信号 がったい スクロック 信号 という アース はい スクロック はい スクロック はい スクロック はい ステース はい カース から B L A D R (= 1) から はい ステーク の出力 する アリ 1 に れ スクロック はに アーメンカ アリ 1 に れ スクロック はい デュー がら B L A D R (0) 日 はい デューが の 出力 スペールが ら T H L の 立ち上が りにより ラッチ 4 ー 4 から S T (0) 日 が チされ、ラッチ 4 ー 4 から S T (0) オン

カウンタ10の端子e~hに出力される。

以下、同様にBLCLKの立ち上がりによりアップカウンタ3からメモリ1にBLADR (= 3) BLADR (= 4) が出力されデコーダ9の出力するパルス信号MACLL、MACHLによりメモリ1の出力するMAC (0), MAC (1) がそれぞれラッチ4-1、4-2は、それぞれMAC (0), MAC (1) をデータセレクタ13の嫡子A。~ A1、Bェ~Bュに出力する。

第 5 図のタイミングチャートにおいてしSTDはラッチ4 - 3 及び4 - 4 がダウンカウンタ10に出力する展開ステップ数を、LMACはラッチ4 - 1 及び4 - 2 の出力するマクロコードを示している。同図において、ST(0)は、(ST(0) L. ST(0) H)の8ピットデークを示している。ダウンカウンタ10のカウント値STCNTが*0°になると、キャリー信号STCYがHレベルとなりダウンカウンタ10は、LSTD(この場合、ST(0))を入力する。

また、Hレベルのキャリー信号STCYは、ダ ウンカウンタ10からインバータ21、ナンドゲ ート7、フリップフロップ12の端子Kに加えら れる。このため、インパータ21の出力(Lレベ ル)がフリップフロップ14の娘子Eに加わり、 フリップフロップ14はエネーブルとなり、クロ ック信号 42 の立ち上がり(クロック信号 42 の 立ち下がり)によりフリップフロップ14のQ出 力(SELMAC)はHレベルからLレベルに反 転する。SELMACがLレベルになると、デー タセレクタ13によりラッチ4-1の出力 (MA C (0)) が選択されデータセレクタ13の嫡子 Ao~Aoにクロック信号øoと共に入力する。 また、ナンドゲート7の出力 (レレベル) がフリ ップフロップ17の嫡子Eに加わり、フリップフ ロップ17のQ出力 (DSBLQ) はクロック信 母 **≠ 2** の立ち上がりによりHレベルからLレベル に反転する。このため、データセレクタ16によ りメモリ2のデータ出力嫡子RD2、RD3とラ ッチ18の端子Dョ, Dェが接続される。更に、

メモリ 2 のデータ出力増子 R D o . . R D r とラッチ 1 8 の増子 D r . . D r との接続関係は外部セレクト信号 P T S E L に基づいたデータセレクタ 1 5 の選択により決定されるが、以後、 P T S E L がしレベルであるものとして説明する。 P T S E L がしレベルの時、メモリ 2 のデータ出力増子 R D o . R D r はデータセレクタ 1 5 によりそれぞれラッチ 1 8 の端子 D r . D z に接続される。

次に、グウンカウンタ10はクロック信号 v マ の立ち上がりで(この時、STCNTとしてセット し、以後クロック信号 v で としても b で で が ウント値 S T C N T としても 間 し て からのまで からか かっか シード からが で (0) + 1)) 、データ を かっか な (S T (0) + 1)) 、データ を び クロック信号 v で が らい で ド M A C (0) 及び 号 D ス T A が らい で に で に な で から が で ア ド レクロックに で に で に な で が ら が み 出 さ れ データ セレクタ 15.16 を かし ラッチ 18 の 幅 子 D ・ ~ D 4 に 入力する。

(x)、MAC(x+1)が格納され、メモリ2のアドレスDADR=0~31に第4図(d)に示すマクロデータDDATAが格納されていた場合、第9図に示すようなLCS駆動信号COM1.COM2.PT1.PT2がラッチ18のデータ出力過子Q1~Q4から記録制御師200へ出力さ

第4図(d)に示すアドレスDADR0~31に格納されたマクロデータDDATAにより生成される信号波形PT1、PT2、COM1、COM2を第7図(d)に示す。

第7図(a)において、DADR。及びDADRにはメモリ2のアドレスDADRを示しており、同列に記されたDADR。及びDADRにの指定するアドレスに格納された2つのマクロデータDDATAを展開することにより同図(a)に示す信号被形PT1、PT2、COM1、COM2が得られる。また、縦軸は電圧値を示しており、「エ・*「エは高周波信号(*「エは「エの位相差 180°の信号)である。Y」、Y、出力は、OFF-O

ラッチ18の協子Dı~D。に入力するマクロデータDDATAは、ラッチ18の出力協子Qı~Q。からそれぞれLCS駆動信号PT1、PT2、COM1、COM2となって記録制御部200に出力される。

ここで、メモリ 1 のブロックアドレス B L A D R = 0 ~ 3 1 に第 4 図(c)に示す展開ステップ数 S T (x) L、ST (x) H、マクロコードM A C

FP駆動セグメント電極信号PT1. ON - ON W動セグメント電極信号PT2に対応しており、
Y1. Y4出力は共通電極信号のCOM1. COM2に対応している。LCSの後述する信号電極にY1 (PT1)、Y2 (PT2)を、後述する共通電極にY1 (COM1)、Y4 (COM2)を入力した場合のLCSのマイクロシャッタに加わる電圧は波形を第7図(いに示す。同図において、(0)は無電界であることを示している。

LCSの開閉制御は、第7図(b)に示す電圧波形をLCSに印加することにより行われる(2周波駅動)。

次に、第8図(a)に示す駆動波形COM1.COM2.PT1.PT2を生成しようとする場合、第7図(a)に示された駆動波形では、第8図(a)のTd.Teの区間の波形を生成することはできない。この場合には、メモリ2に格納されるマクロデータDDATAの内容を第8図(b)に示すように変更する。第4図(d)と第8図(b)を比較するとわかるように、第8図(b)においては、第4図(d)におけ

特開昭63-276099 (11)

るアドレス D A D R = 8. 9. 24. 25のマクロデータ D D A T A の内容を変更した。メモリ 2のアドレス D A D R = 0~31 に格納されたマクロデータ D D A T A を展開して第8 図(のに示す駆動波形を得るために、メモリ 1 のブロックアドレス B L A D R = 0~31 に格納すべきデータ D A T A T U S の内容を第8 図(のに示す。

ところで、アップカウンタ 3 からBLADR (=3) がメモリ1に出力されると、この時BLAD(3) がHレベルとなってナンドゲート7に加わる。第5図のタイミングチャートに示すルの時に、SELMAC、STCYが共にHレベルの時にBLAD(3)がHレベルとなるのでナンドレベルが加わり、フリップフロップ17のQ子Eに出力でルが加わり、フリップフロップ17のQ子Eに出力でかり)で第6図のタイミングチャートに示たのトラにHレベルからLレベルに反転する。RD:ハトラータセレクタ16によりメモリ2のRD:、RD:出力はそれぞれラッチ18の備子D:、D・

の入力となる。アンドゲート 7 の出力は次にB L A D R が * 3 * となって、B L A D (3) が再び H レベルにならないと、L レベルにならないので、フリップフロップ 1 7 の Q 出力 (D S E L Q) は 間期の前半 (T w / 2) の間 L レベルに維持される。したがって、周期の前半においてはメモリ 2 の R D z . R D s 出力がラッチ 1 8 の D s . D 。 人力となる。

ク信号 42 の立ち上がり (42 の立ち下がり) に よりフリップフロップ I 4のQ出力 (SELMA C)はLレベルからHレベルに変化する。データ セレクタ13は、HレベルのSELMACが鱠子 Sに加わると、ラッチ4~2の出力するマクロコ ードMAC(1)を選択しメモリ1の嫡子B。~ B a に出力する。一方、前記クロック信号 4 2 の 立ち上がりによりダウンカウンタ10にはラッチ 4-3、4-4の出力するステップ数ST (0) が再びセットされるので、第1フレームの後半に おいて前述した第1フレームの前半と同様にマク ロコードMAC (1) 及びクロック信号すっから 成るアドレス信号DADRの指定するアドレスに 格納されたマクロデータDDATAによりTø; × (ST(0) +1) の期間、信号波形が生成さ れラッチ18及びパッファ部20を介し記録制御 部200に出力される。

そして、再びダウンカウンタ10によりカウン Lレベルに変化しラッチ4-1の出力するマクロトダウンが行われ、カウント値STCNTが『1°. データMAC(2)及びクロック信号ø,がデー『0°の時にST01が再びHレベルとなり、前 タセレクタ13より選択されアドレス信号DAD

述した第16フレームの後半と同様の動作により BLCLKに4つの連続するパルスが発生し、ア ップカウンタ 3 から、BLADR=4~7がメモ リ1へ出力される。そして、STLL、STHL の立ち上がりによりステップ数ST (2) がラッ チ4-3、4-4にラッチされ、MACLLの立 ち上がりによりマクロコードMAC (2) がラッ チ4-3に、MACHLの立ち上がりによりマク ロコードMAC(3)がラッチ4-4にラッチさ れる。また、ダウンカウンタ10のカウント値が " O "になるとダウンカウンタ 1 O からキャリー 信号STCY(Hレベル)が発生し、クロック信 号 4 2 の立ち上がり (4 2 の立ち下がり) で、ラ ッチ4~3、4~4の出力するステップ数ST (2) がダウンカウンタ10にセットされ、クロ ック信号 🖊 🛚 の立ち上がりによりフリップフロッ プ14のQ出力(SELMAC)がHレベルから Lレベルに変化しラッチ4-1の出力するマクロ タセレクタ13より選択されアドレス信号DAD

特開昭63-276099 (12)

Rとなってメモリ 2 に入力する。以後、第 1 フレームと同様にして第 2 フレームの前半において T ø x × (ST (2) + 1) の期間マクロデータ M A C (2) 及びクロック信号 ø n に基づいて、 第 2 フレームの後半において T ø x × (ST (2) + 1) の期間、マクロデータ M A C (3) 及びクロック信号 ø n に基づいて、メモリ 2 からマクロデータ D D A T A が読み出され信号波形 P T 1, P T 2, C O M 1, C O M 2 が生成される。

このように、データセレクタ部 6 から、 1 フレームの動作が終了する毎に、 4 パルスのBLCL Kが発生し、このBLCL Kに同期してアップカウンタ 3 から連続する 4 ブロックのアドレス (BLADR) がメモリ 1 に出力される。 そして、メモリ 1 から読み出されたステップ数 S T (x) L、S T (x) Hがそれぞれラッチ 4 - 3、 4 - 4に、マクロデータ M A C (x)、 (x+1)がそれぞれラッチ 4 - 1、 4 - 2 に、 それぞれデコーダ 9の出力するラッチ信号 S T L L、 S T H L、 M A C L L、 M A C H L の立ち上がりで入力し保持さ

れる。前、×は0~ ½ - 2の個数、すなわち本実施例ではn=32より、×は0~14の偶数である。メモリ2のアドレス信号入力調子A a ~ A ・には引力 で フロップ 14の出力 するSELM A C の制御により、フレームの前半にマクロデータ M A C (× クロック信号 ø 1が、) 及びアータの後半にマクロックの後半にマクロックの後半にマクロックの後半にマクロックのでで、のりののでで、のりののでで、ののでは、1) 及び クロックにマクロデータ M A C (× + 1) 及び クロックに で の で で で で で が が ス C (× + 1) 及び アドレスのフロック 日 A T A が メモリン で で で アドレスのマクロック 日 A T A が メモリン で で が な で で アドレスのマクロック 日 A T A が ス で で で から 流み出され、 C C M 2 が 生 成される。

また、フレームの周期はステップ数ST(x)によって規定され、フレームの前半、後半共にTφ2×(ST(x)+1)となる。メモリ1に第4図(c)に示すデークDSTATUSを格納し第4図(d)に示すマクロデータDDATAをメモリ2に格納した場合に生成されるLCS駆動信号CO

M1、COM2、PT1、PT2の周期Twの前半(Tw/2)の波形例を第9図に示す。同図において「、、「、」は低周波信号、「 n、 * 「 n は高周波信号であり、* 「 n の位相を 180° すらした波形である。メモリ2のアドレス信号 D A D R は、クロック信号 Φ 1 により変化するので、「 n の周波数 T 「 n はクロック信号 Φ 2 の周期 T Φ 1 と等しい。また、第5図に示すように Φ 1 の周期は Φ 2 の 2 倍となっているので、第9図に示すように T 「 n = 2 T Φ 2 である。

また、周期T w の前半 (T w / 2) が終了すると、データセレクタ部 6 から 4 パルスの B L C L K が発生し、アップカウンタ 3 から B L A D R = 0、1、2、3 がメモリ 1 1 へ出力される。 そして、B L A D R が * 3 * になると、アップカウンタ 3 から B L A D (3) が H レベルとなってカウンドゲート 7 を介しフリップフロップ 1 7 の G 出力(D S E L R Q)のレベルが変化し(L レベルー H レベル)、データセレクタ 1 8 によりメモリ 2 の R

D2、RD3出力が夫々ラッチ18のD4、D3 入力に切り換えられる。周期、Tωの後半(Tω/ 2)においても、前半(Tω/2)と同様メモリ 2に格納されたマクロデータDDATAがステッ プ数ST(0)~ST(7)に基づいて展開され るが、メモリ2のRD2、RD3出力がデータセ レクタ16により切り換えられたために、第9図 に示すようにCOM1とCOM2の波形が周期 Tωの前半(Tω/2)と後半(Tω/2)では 入れ換わる。

そしてメモリ 2 に格納されたマクロデーク D D A T A によって生成された L C S 駆動信号 P T 1. P T 2. C O M 1. C O M 2 は、クロック信号 ø・の立ち上がりに同期してラッチ 1 8、バッファ部 2 0 を介し記録制御部 2 0 0 (後述)に出力され

一方、第6図のタイミングチャートに示すよう に、周期T wの後半 (T w / 2) の最終フレーム (第16フレーム) の後半において、アップカウ ンタ3の出力するブロックアドレスBLADRが 最終アドレス(*31*)となり、ダウンカウンク10の出力するカウント値STCNTが*4*になるとBLAD(31)、ST4がHレベルとなりアンドゲート8の出力(TSXQ)がHレベルとなってフリップフロップ12の母子Jに加わり、STCYがLレベルなのです?の立ち上がりでフリップフロップ12のQ出力(〒WSX)はHレベル、Q出力はLレベルに反転する。このたけ、ナンドゲート19の出力(TWSXQは、STCNTが*3*になるとLレベルに変化し、フリップフロックでラッチ18にラッチはいい、スファの立ち上がりでラッチ18にラッチ動御部200に出力される。

この時、前記TWSXQはø」の立ち上がりで、 ラッチ18にラッチされ、バッファ部20を介し HTWSXとして外部装置(図示せず)に出力 される。また、HTWSXの反転信号してWSX がビデオ・インターフェイス部40のバッファ 40 rに出力される。

次に、カウント値STCNTが 0 ° になると、グウンカウンタ10からキャリー信号STCYがHレベルとなってフリップフロップ12の端子Kに加わり、端子Jに加わるTSXQがLレベルなのでクロック信号 ø 2 の立ち上がりでフリップフロップ12のQ出力がHレベルに反転する。このため、ナンドゲート19の出力TWSXQは再びLレベルとなる。

また、キャリー信号STCYはアンドゲート 7 にも加わり、アンドゲート 7 からフリップフロップ 1 7 の G 出力 (D S E L Q) が H レベルから L レベルに 反転する。 D S E L Q は、 ø : の立ち上がりでラッチ 1 8 に ラッチされバッファ部 2 0 を介して D S E L として に 最制御部 2 0 0 に出力される。

一方、ビデオインターフェイス部40は、HT WSXがLレベルの期間、クロック信号HLTX CKの立ち下がりに同期して外部装置(不図示)

から 1 ライン分のビデオデータ H L T X Dをラッチ 4 0 b に入力し、インバータ 4 0 d、バッファ 4 0 e を介しビデオデータ L T X D として記録制 御部 2 0 0 に出力する。また、クロック 信号 H L T X C K からフリップフロップ 4 0 f、 4 0 h、 4 0 k、インバータ 4 0 g、ナンドゲート 4 0 i、 4 0 j により 2 つのクロック 信号 C K 1 A、 C K 1 B を生成し、それぞれバッファ 4 0 g、 4 0 m を介し記録制 御部 2 0 0 に出力する。クロック信号 C K 1 A、 C K 1 B は前述したように交互に 2 クロックパルスづつ発生する。

記録制御部200は、後述群しく説明するように、一周期Tuの間にピデオインターフェイスのはのから1ライン分のピデオデータLTXDをはつっク信号 CKIA CKIB に同期して受信する。そして、ピデオデータLTXDの値を基にいしているの間号と成回路から入力するLCSの信号PT1、PT2の選択を行ってLCSの信号電極に印加し、LCS内の各マイクロシャックの関閉制御を行い光書込みを行っている。また、こ

の時してS駆動信号COM1、COM2はしてSの共通電極に印加される。後述詳しく説明するが、PTSELがLの場合には、LCS駆動信号PT1はLCSの各マイクロシャッタを閉にするLCSオフ駆動信号、LCS駆動信号PT2はLCSの各マイクロシャッタを開にするLCSオン駆動信号であり、LCS駆動信号COM1、COM2はそれぞれ周期Tmの前半(Tm/2)、後半(Tm/2)にLCSを選択する信号である。

以下、前述した本実施例のしCS型動信号生成 回路を適用した記録装置100について説明を行

第10図は記録装置100の概略構成図であり、 第10図に従って記録装置100の構成を説明する。

同図において、感光体ドラム101はアルミ等の金属よりなる円筒形の素管の外間面に光導電性感光体を塗布もしくは蒸着して構成されており、記録動作時には図示矢印方向Bに回転する。感光体ドラム101の間面近傍には帯電器102、光記録ヘッド103、現像器104、転写器105、クリーナ106等が配設されている。

帯電器102は回転移動する感光体ドラム 101の表面にコロナ放電を行って、感光体ドラム101の表面を所定電位に帯電するものであり、 光記録ヘッド103は所定電位に帯電された感光 体ドラム101の表面に配録すべき画像に応じた 光照射を行って静電潜像を形成する(光記録ヘッ ド103の詳細については後述する)。

すように、液品光シャック111は下ガラス基板 131と上ガラス基板132の間に液晶剤(図示せず)を封入して構成されている。下ガラス基板 131の上面には信号電極133が形成され、上ガラス基板132の下面には信号電極133とほぼ直交する方向に延びる共通電極(図示せず)が2本形成されており、信号電極133と共通電極の交差部にマイクロシャック134が形成されている。

各マイクロシャッタ134は、共通電極に所定の駆動信号を供給し、各信号電極133にマイクロシャッタ134を開閉させるための開閉駆動信号を供給することにより、個別に開閉される。

次に、再び第11図に戻って説明を行うと、液 品光シャッタ111に光を照射するための光源で ある敏光灯112はランプケース113内に収容 されており、ランプケース113内の空間は螢光 灯112を冷却するために空気が流通するように 構成されている。液晶光シャッタ111は精度良 く位置決めされるようにヘッドベース114の位 感光体ドラム101の衷面に形成された静電潜像はトナーを収容した現像器104により現像されてトナー像となる。

このトナー像は図示しない搬送手段によりトナー像と同期して搬送されてくる転写紙107と重なり、転写器105のコロナ放電により転写紙 107上に転写される。

転写紙107上に転写されたトナー像は図示しない定着器により転写紙上に定着され、トナー像の定着された転写紙107は機外に排出される。また、転写の際に転写紙107に転写されずに感光体ドラム101の表面に残留したトナーはクリーナ106により感光体ドラム101の表面より除去される。

次に、第11図は前記光記録へッド103の断面図である。以下、同図を参照しながら光記録へッド103の構成を説明する。

光記録ヘッド103内には液晶光シャッタ 111が設けられている。第12図は液晶光シャック111の構成を示す斜視図である。同図に示

置次め基準部に固定され、また結像レンズアレイ 115も液晶光シャッタ111との位置関係を定 めるためにヘッドベース114の所定位置に固定 されている。

ランプケース113の両側には駆動回路基板 116が設けられており、駆動回路基板116上 には駆動のための回路をLSI化したLCS駆動 LSI117が搭載されている。また駆動回路基 板116のランプケース113に対向する面の下 端部には上述のLCS駆動LSI117より引き 出された導電パターン(図示せず)が信号電極 133の配設ピッチと等しいピッチで形成されて

この駆動回路落板116の導電パターンと液晶 光シャッタ111の信号電極133とは、上述の ピッチと等しいピッチで形成された接続パターン を有する可とう性コネクタであるフィルム状電極 コネクタ118で接続されている。

ランプケース113の上方には共通電極駆動僧 号を供給するための駆動回路基板119が殺けら れており、駆動回路基板119には論理レベルの信号波形を実際に共通電極に印加する20数ポルトの信号波形に変換するハイボルテージ・ドライバ 120が搭載され、駆動回路基板119と共通電極とは図示しないコネクタにより接続されている。

第13図は、液晶光シャック111の部分拡大 図である。また同図におけるA-A / 線における 液晶光シャッタ111の断面図を第14図として 示している。

信号電極133は酸化スズ、酸化インジウム等の透明導電部133aとクロム、金等の金属電極133bとで構成され、共通電極135bとで構成され、共通電極135bとで構成されている。この透明導電部133bと135bの対向する部分にマイクロシャッタ134が形成され、両電極に印加される信号によりこのマイクロシャッタ134が開閉される。

各信号電極133は2本の共通電極135と対向するため、各信号電極133上には2つのマイクロシャッタ134が形成される。これは各マイ

クロシャッタ134を開閉させるためのドライバ 数を削減するために、時分割駆動を行っているか らである。

また、マイクロシャッタ135は極めていいので、第14回シャッタ135は極めていいので、第14回とないので、第14回とないので、第14回とないので、第14回とないので、第14回とないのでは、第14回とないのでは、第14回とないのでは、第11回には、第1回には、第一回に、「」といいのでは、「」といいでは、「」といいのでは、「」のは、「」のでは、」のでは、「」

次に、第15図(a)は、液晶光シャッタ111の 開閉制御により光書込みを行う記録制御部200 の回路構成を示すブロック図である。

同図において、134-1、134-2は前記 マイクロシャッタ134と同一のマイクロシャッ タ、135-1、135-2は前記共通電極

135と同一の共通電極である。

同図(a) に示すように、本実施例により生成された L C S 駆動信号 P T 1 、 P T 2 、 タイミング信号 D S E L 、 C K 2 は、制御バス C B を介して L C S 駆動 L S I 2 1 7 に入力する。

また、LCS駆動信号COM1、COM2はそれぞれ第15図(b)に示すハイボルテージ・ドライバ220の入力場子I・ロ、I・コに入力し、ハイボルテージドライバ220により20数ボルトにレベルシフトされマイクロシャッタ135-1、135-2に印加される。交互に2パルスで1日はそれではよりでは、CK1BはそれでれたのしてS駆動しSI217に出力される。従って、前記ピデオデータしてXD(最初の1ピットデータから、番号1から頃にシリアルナンバーが付けられているものとする)は、「10から、「5・6」、「9・10」、・・・番目のピットデータが上段のしてS駆動しSI217に
(3・4)、「7・8」、「11・12)・・・

番目のピットデータが下段のLCS駆動LS!2 17に入力する。

次に、第16図(a)は、前記LCS駆動LSI 217の回路構成を示すブロック図である。

シフトレジスタ301は、前記クロック信号 CKIA (CKIB) の立ち下がりに同期して1 ライン分のピデオデータLTXDを入力する。シ フトレジスタ301の最終出力 (Q:出力) は、 パッファ302を介してカスケード接続された次 のLCS駆動LSI217 (図示せず) へ入力す る。ラッチ303は、クロック信号CK2の立ち 下がりによりシフトレジスタ301から1ライン 分のピデオデータしTXDを入力し、偶数ピット のデータ (D z , D 4 , ・・・ D 1 s 8 , D 1 6 0) をデータ遅延制御部304へ、奇数ピットのデー タ (Dı, Dı, ・・・Dı ヵ ァ, Dı ヵ ɐ) を マルチプレクサ305の娘子Aı~A。。へ出力 する。マルチプレクサ305は、第16図向に示 すように、セレクト信号DSELによりA入力ま たはB入力の選択を行い更に選択したA入力また

はB入力の値により LCS堅動信号PT1、PT2のいずれかを選択して端子Wı~Wooよりハイボルテージドライバ306に出力する。ハイボルテージドライバ306は、入力するLCS堅動信号PT1またはPT2のレベルシフトを行いYı~Yoo出力を液晶光シャック111の信号電極133に印加する。

次に、以上のように構成された記録制御部 200の動作を第9図のタイミングチャートを参照しながら説明する。ビデオインターフェイスの間しながら説明する。ビデオインターフェイスの間している。してS駆動しSI217は、プロークに関サークには、第9図に示すようにでは、ロリカーフェイスの立ち下がりて1ライン分のビデオデータしてXDをシフトレジスタ301に入力する。ビデオデータしてXDをシフトレジスタ301に入力する。ビデオインターフェイスの転送が終発し、そのバルスの立ち下がりて1ライン分のビデオがようにでK2にパルスのでは、そのバルスの立ち下がりて1ライン分のビデオでようにでは、2にパルスの立ち下がりて1ライン分のビデオティスの立ち下がりて1ライン分のビデオティスの立ち下がりて1ライン分のビデオティスの立ち下がりて1ライン分の立ち下がりで1ライングのサースを発出しては、2000に表するには、2000に表すると、2000に表するのカートを参照して1000に表するのカートを参照して1000に表するのカートを参照して1000に表示するのカートを参照して1000に対しに対して1000に対して1000に対しで1000に対しで1000に対して1000に対して1000に対して1000に対して1000に対して1000に対して1000に対して1000に対して1000に対しで1000に対しで1000に対して1000に対しで1000に対して1000に対しで1000に対して1000に対して1000に対しで1000に対して1000に対して1000に対しで1000に対しで1000に対して1000に対しで1000に対して1000に対しで1000に対し

オデータ L T X D がシフトレジスク 3 0 1 からラッチ 3 0 3 に転送され、シフトレジスク 3 0 1 は 新たなビデオデーク L T X D の入力が可能となる。 このように、1 周期 T w の間に 1 ライン分のビ

また、第9図に示すようにDSELは周期Tw の前半でLレベル、後半でHレベルであるので、

マルチプレクサ 3 0 5 は周期Tuの前半にはビデオデータLTXDの奇数ピットの各データに応じて、LCS駆動信号PT1、PT 2 のいずれかを選択してハイボルテージ・ドライバ 3 0 6 を介し各マイクロシャッタ 2 3 4 - 1、2 3 4 - 2 の開閉を行い光審込みを行う。

液晶光シャッタ 1 1 1 の共通電極 1 3 5 - 1、 1 3 5 - 2 には、それぞれ第 9 図のタイミングチャートに示す C O M 1、C O M 2 がハイボルテージ・ドライバ 2 2 0 を介して印加される。

また、PTSELがLの場合しCS駆動信号PT1はLCSの閉信号、PT2はLCSの閉信号、PT2はLCSの閉信号であり、ビデオデータしTXDのビットデータが・1・の時、信号電極233にPT1が印加され、選択されたマイクロシャッタ234-1または234-2が閉となり光客込みは行われず、・0・の時は信号電極233にPT2が印加され

選択されたマイクロシャッタ 2 3 4 - 1 または 2 3 4 - 2 が開となり光書込みが行われる。従っ て、正規現像方式の場合、ビデオデータLTXD のビットデータが"1"であれば黒ドットが形成 され、"0"であれば白ドットが形成される。

周期T∞の後半においても、2ライン分遅れた ビデオデータLTXDの偶数ピットのデータによ り、前半と同様な動作により光書込みが行なわれ ェ

以上の説明でわかるように、本実施例ではメモリ1に格納されているマクロコードMAC(×)に格納されているマクレクロック信号 中のではなり、メモータを会により、メークを生まれて、アークにより、モードのでは、ロードのでは、ロードのでは、ロードのでは、ロードのでは、ロードのでは、ロードのマクロデークのでは、ロードのマクロデークのでは、ロードのマクロデークのでは、ロードのマクロフードのでは、ロードカーのでは、ロードカーのなど、エードのなど、ロードカーのなど、ロードカーのなど、エードカーのなど、エードカーのなど、エードカーのなど、エードカーのなど、エードカーのでは、エードカーのでは、エードカーのでは、エードカーのでは、エードカーのでは、エードカーのでは、エードカーのでは、エードカーのでは、エートカーに、エートカーのでは、エートカーには、エートのは、エートカーには、エートのは、エートのは、エートカーには、エートのは、エールのは、エートのは、エートのは、エールのは、エートのは、エ

 $M0 = 4 \forall j + \times 27 - f \times n$ (bits)

. . . (1.1)

となる。

メモリ 2 は、メモリ 1 に格納された n = 16 個の マクロコード M A C (x) をデコードするので、 メモリ 2 の容量 M 2 は式 (1.1) より

 $M 2 = 4 \times 2 \times 16 = 128$ (bits)

 $\cdot \cdot \cdot (1.2)$

となっており、一般的なゲートアレイによりメモリ 2 を構成した場合、スタティック R A M では約800 ゲート、擬似スタティック R A M では約500 ゲートで構成できる。

1個のマクロコードMAC(x)のデコードにより、クロック信号 ø i に同期して 2 ワードのマクロデータ D D A T A が読み出されマクロデータ D D A T A の各ピットがし C S 駆動信号 P T 1 , P T 2 . C O M 1 . C O M 2 の波形を生成する。この時、1ピットは 0 ° か ° 1 ° の 2 種類の値をとるため、連続する 2 ワードのマクロデータ D D A T A の各ピットにより 2 × 2 = 4 種類の波形

ぞれ6通り、8通りの波形の組み合わせである。 メモリ2の容量は32ワードなので第8図(4)に示す LCS駆動波形を得るために、メモリ1.2には それぞれ第8図(c)。(4)に示すデータを格納している。

同図(c)を見れば明らかなように、この時メモリ1には、8種類のマクロコードMAC(0)= "13"、MAC(1)="15"、MAC(2)="12"、MAC(3)="14"、MAC(4)="9"、MAC(5)="8"、MAC(6)=MAC(7)="7"、MAC(8)=MAC(9)=MAC(11)=MAC(12)=MAC(13)=MAC(14)=MAC(15)="6"が格納されている。8週りの波形の組み合せを得るための最小構成のメモリ2の容量は16ワード(=2ワード×8)であるが、本実施例ではメモリ1、2の容量は32ワードなのでそれぞれ第8図(c)。(c)に示すようにデータを格納した。

メモリ1内のステップ数ST(X)L、ST

が生成される。すなわち、

(*1*,*0*)、(*0*,*0*)、(*1*)の4種類である。これらの波形を第7図に示すように低間波要素「n.*f.、高間波要素「n.*f.、高間波要素「n.*f.、高間波要素「n.*f.、下である。これらの波形を第7図に示すように低間波要素「n.*f.、本「n. とこの数1。 COM 2の組み合せは4×4×4×256 通りとなる。しかしながら、実際形とこのマイクロシャックに印加される電圧を設形したいマイクロシャックに印加される電圧を汲形したで、マイクロシャックに印加される電圧をあの組動として256 + 2 = 128 種類が考えられる。しかし、実際には10通りの組み合せで十分であり、メモリ2の容量は、

 $M 0 = 4 \times 2 \times 10 = 80$ (bits)

 $\cdot \cdot \cdot (1.3)$

でよい.

前述した第8図(a). 第9図に示すLCS駆動波形COM 1. COM 2. PT1. PT2は、それ

(x) H、マクロコードMAC (x)、MAC (x+1)、メモリ 2 内のマクロデータ D D A T A はどちらも、外部からマイクロプロセッサ等により書換え可能なので、無限の組み合せの駆動波形を得ることができる。このため、記録装置内の液晶へッダで使用される L C S の液晶材料の改良、変更に迅速に対応することができる。

 このため、感光体を回転させて、感光体の劣化を防止するようにしている。このような場合、ノーマリーオン形のLCSの各マイクロシャックを完全にオフ(閉)するような特殊な駆動波形をマイクロシャックに印加することにより、感光体ドラムを回転させる必要が無くなる。

また、2周波駆動によりLCSのマイクロシャッタの開閉制御を行う場合、高周波信号 「mの周波数が数+ Kht ~数百 Kht と高いため、LCSパネルの電極が電流により自己発熱することが見られるが、これを見込んでLCSパネルが適正温度 (40 ℃~60 ℃)以上になるのを防ぐため、ウォームアップ時にLCSのマイクロシャッタに特殊な駆動波形を加え、LCSパネルが適正温度で安定するようにすることが望ましい。

このように、ウォームアップ時等のように、通常の使用時とは異なる条件下において特殊な駆動 波形をLCSのマイクロシャッタに印加する場合、 従来の波形生成装置ではROM2の容量を増す必 要があった。しかし、本発明ではメモリ1に格納 されるステップ数ST (x) H、MAC (x)、MAC (x+1)及びメモリ 2 に格納されるマクロデータDDATAの書換えが可能なので、ウォームアップ時と使用時においてマクロデータDDATAの内容を変えることにより、メモリ容量を増加することなく特殊な駆動波形を生成することができる。

尚、本実施例ではメモリ1、2にRAMを用いたが、BBPROM(Blectrical Brasable Programable Read Only Memory)を用いてもよい。またBPROMを用いた場合、起動時にデータを書き込む処理が不用となる利点がある。

(発明の効果)

以上税明したように本発明によれば、彼形を生成するデコーダを客換え可能なメモリにより構成したので、以下のような効果が得られる。

a. ほぼ無限の組み合せの波形が得られる。

b. 外部制御によりメモリ内のデータを審換える ことが可能なので L C S の駆動波形の生成に用い る場合、液晶材料の改良、変更等に伴う駆動波形

の変更にも迅速に対応でき保守が容易になる。

c. ノーマリーオン型のLCSにより光書込みを
行う記録装置のLCS駆動波形生成に用いる場合、
ウォームアップ時にLCSのマイクロシャッタを
閉にする波形をLCSのマイクロシャッタに加え
ることにより、ウォームアップ時の、光源による
LCSパネルの加熱補助の際、感光体を回転させ
る必要がなくなり制御が簡単になる。また、感光
体の劣化も助止できる。

4. 図面の簡単な説明

第1図(a)~(c)は、本発明の実施例の回路構成を 示すプロック図、

第2図(a)、(b)は、データセレクタ13の回路構成図、

第3図は、データセレクタ15, 16の回路構成図、

第4図(a)は、本実施例のメモリ1に格納された データの形式を示す図、

第4図(b)は、1フレームのデータ構成を示す図、 第4図(c)は、メモリ1に格納されたデータの具 休例を示す図、

第4図(d)は、メモリ2に格納されたデータの具体例を示す図、

第5 図、第6 図は、本実施例の動作を示すタイ ミングチャート、

第7図(a)は、マクロデータDDATAにより生成されるLCS駆動信号PT1、PT2、COM1、COM2の波形を示す図、

第7図のは、上記LCS駆動信号COM1、 COM2、PT1、PT2によりLCSのマイクロシャッタに印加される電圧波形を示す図、

第8図(a)は、本実施例により生成されるLCS 駆動波形の具体例を示す図、

第8図(b)、(c)は、それぞれ上記しCS駆動波形を生成するためにメモリ2、メモリ1に格納されるデータの内容を示す図、

第9図は、本実施例の一周期T w の動作を示す タイミングシャッタ、

第10図は、記録装置100の概略構成図、 第11図は、光記録ヘッド103の断面図、

特開昭63-276099 (19)

第12図は、液晶光シャッタ111の構成を示す斜視図、

第13図は、液晶光シャック111の部分拡大 図、

第14図は、液晶光シャッタ111の断面図、

第15図(a)は、記録制御部200の回路構成を 示すプロック図、

第15図(b)は、ハイポルテージ・ドライバ 220の回路機成図、

第 1 6 図 (a) は、 L C S 駆動 L S I 2 1 7 の回路 構成を示すブロック図、

第16図(b)は、マルチプレクサ305の回路構成図、

第17図は、従来のLCS駆動信号生成回路の 回路構成を示すブロック図、

第18図(a)は、上記LCS駆動信号生成回路の 回路機成を示すブロック図、

第18図(b)は、ROM 402に格納されている DSTATUS内容を示す図である。

1, 2 . . . メモリ、

3 · · · アップカウンタ、

4-1.4-2.4-3.4-4.18

・・・ラッチ、

5, 13, 15, 16

・・・データセレクタ、

6・・・データセレクタ部、

7. 19・・・ナンドゲート、

9・・・デコーダ、


10・・・ダウンカウンタ、

12, 14, 17 . . . フリップフロップ、

21・・・インパータ、


8, 11・・・アンドゲート.


特許出願人 カシオ電子工業株式会社 同 上 カシオ計算機株式会社




第 1 図(0)

特開昭63-276099 (20)





特開昭63-276099 (21)





LADR	DSTATUS	İ			
0	ST (0) L]	ADR DSTATUS	1	DDATA
1	ST(O)H		AUT A A A A	DADR	1
		<u>- フレ-ム</u>	0 0 1 0 1		1 0 1
2	MAC (O)	i	1 0 0 1 1		0 1 0
3	1116	1	2 1 1 0 1		1110
3	MAC(I)	! ⊢	3 1 1 0 0	3 4	9 9 1
4	ST(2)L	7 – T	6 0 0 11	1 📑	
			6 1 1 1	1	11110
		! ====	7 1 1 0		0 1 1
		·	8 1 0 1 0		1 1 0
27		1 ├	9 0 0 0 1	9	0 1 1
20	074411		 	10	1
28	ST(14)L			┥ <u> </u>	18118
29	ST(14) H		3 0 0 0 1	1 13	0 1 1
		1 🗆	4 1 1 0		0 1 0
30	MAC (14)		15 1 1 1 0		
 +	14.50 (15.)		16 1 0 1 0		1 0 1
31	MAC (15)		7 0 0 0 1	1 17	10110
			18 1 0 1	18	1110
(a)		20 1 0 1 0	19	0 0 1
•	•		21 0 0 0 1		10116
			22 1 1 0 0	1 . 22	1 6 6
ノフレ	-ムのデ-タ(4プロッ		23 1 1 0 0		001
			24 1 0 0 1	24	100
2 x	ST(x)L		25 0 0 1 0 26 0 1 1 1	25 26	0 0 1
22.1	STIXIH		27 0 1 1	27	1 8 1 8 1 8
	31 (27)		28 1 0 0 1	28	1 1 5 6
2x+2	MAC (x)	[29 0 0 1 0	_ 29	101
			30 0 1 1 0		0 0 0
2x+3	MAC (X+1)	i —	31 0 1 1 0	31	101


第 2 図

第 4 図


特開昭63-276099 (22)








第 7 図




DADR	DDATA			
٥	_	0		6
	0		0	
2	1		o	o
3	0	ò		
4		0		0
- 5	1	1	0	0
6	1		٥	0
7	0			1
. 0	1		6	
9		0		0
10	ī	7	0	
	0	1	1	
12	ō		0	0
18	Ō			0
14	-		6	.0
15	-	- T		ō
16	1	0		0
17	0		0	
18	-	1	0	0
19	•	0	-	
20	0	0		0
21	0	ī	0	
22		0	0	6
23	0	0		-
24	0	1	0	
26	0	0	1	0
28		0	0	0
27	0	0		0
28		0	0	1
29		٥		
30	9	0	0	
		0	ш_	
	(b)		





第 8 図


特開昭63-276099 (24)





第 9 図












第 17 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)